📖 Функциональная верификация VHDL-описаний синхронных цифровых устройств

Рассматриваются проблемы функциональной верификации проектов синхронных цифровых устройств, представленных на языке VHDL, который широко используется в качестве языка исходного описания проектов при создании электронной аппаратуры на современной элементной баз…Полное описание